Saltar al contenido

IBM crea el primer chip de 5 nm utilizando nanosheets, coloca 30 mil millones de transistores en un chip de tamaño de uñas

Bytes cortos: IBM y sus socios han desarrollado un nuevo chip de prueba de 5 nm que aprovecha las ventajas de un nuevo proceso de fabricación. El nuevo chip que contiene alrededor de 30 mil millones de transistores se crea apilando nanosheets de silicio. Es capaz de ofrecer casi el doble de batería de respaldo en los dispositivos y una mejora significativa en el rendimiento.

yoBM, junto con sus socios de la Alianza de Investigación, ha desarrollado un nuevo chip de 5 nm que aumenta el rendimiento hasta en un 40% con la misma potencia en comparación con los chips de 10 nm actualmente disponibles en el mercado. suscribir a Fossbytes

Sin embargo, eso no es lo único que distingue estos nuevos chips. Esta vez, IBM no optó por la fabricación de FinFET (efecto de campo de la aleta) sino que apiló nanosheets de silicio como la estructura del dispositivo del transistor, conocida como transistor GAA (puerta de todo). El chip de prueba del tamaño de una uña de 5 nm creó paquetes de 30 mil millones de transistores.

El enfoque que utilizaron se llama litografía de Ultravioleta Extremo (EUV). Hace casi dos años, crearon un nodo de prueba de 7 nm con 20 mil millones de transistores utilizando el mismo enfoque.

Además de reducir el tamaño de los dispositivos, estos chips, que aún están lejos de ser comercializados, pueden ayudarnos a lograr un mejor futuro para los dispositivos IoT, acelerando la computación cognitiva, mejorando las aplicaciones basadas en la nube, y pueden duplicar el rendimiento de la batería de los dispositivos móviles. .

Según IBM, su último desarrollo puede abrir las puertas para dispositivos nanosheet apilados con propiedades eléctricas superiores a las basadas en FinFET. Han demostrado con éxito la viabilidad de tales dispositivos.

Con suerte, la nueva investigación podría mantener viva la ley de Moore. Incluso Intel, cuyo cofundador Gordon Moore predijo que la cantidad de transistores se duplicaría cada año, ha resultado difícil cumplir con la ley.

"Usando la litografía EUV, el ancho de las hojas de nano se puede ajustar continuamente, todo dentro de un solo diseño de chip de procesador de fabricación", dice el post del anuncio.

"Esta capacidad de ajuste permite el ajuste fino del rendimiento y la potencia para circuitos específicos, algo que no es posible con la producción actual de transistores FinFET, que está limitada por la altura de sus aletas que llevan la corriente".

No es el caso, IBM considera que la tecnología actual de FinFET es ineficiente para la creación de chips de 5 nm. Se puede usar, pero simplemente reducir el espacio entre las aletas no aumentará el flujo de corriente y, en última instancia, el rendimiento.

Más detalles sobre el ambicioso proyecto de silicio se dieron a conocer en la Conferencia de Circuitos y Tecnología VLSI de 2017 en Kyoto, Japón.

Según el director de tecnología de GlobalFoundries, Gary Patton, hay planes para comercializar su proceso de fabricación de 7 nm en 2018, mientras que la agenda de los chips de 5 nm que utilizan nanosheets aún no está clara. GlobalFoundries, junto con Samsung, es parte de la Alianza de Investigación y ha contribuido a esta investigación que se llevó a cabo en el Instituto Politécnico SUNY en Albany, Nueva York.

¿Tienes algo que añadir? Deja tus pensamientos y comentarios.

Califica este Articulo!